PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 16.10.1987

(51)Int.CI.

G05B 19/18

(21)Application number: 61-079557

(71)Applicant : FANUC LTD

(22)Date of filing:

07.04.1986

(72)Inventor: IKEDA YOSHIAKI


KUWAZAWA MITSURU

(54) PROCESSING METHOD FOR NUMERICAL CONTROLLER

(57)Abstract:

PURPOSE: To improve the availability of a processor by adding a command for reference to the position of a sequence program to be executed next to the end of a numerical control (NC) processing program and shifting the sequence processing from the NC processing by said command.

CONSTITUTION: A command is added to the end of an NC control program 12a for reference to the contents of a prescribed address of a RAM13. This address stores the position (program pointer) SPNO of a sequence program 12b to be executed next. Thus a processor 11 reads the pointer SPNO after the NC processing and then restarts the sequence processing at the position indicated by the pointer SPNO. Then the sequence processing is carried out continuously until a timer interruption IRQn+1 is produced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開昭62-236006

(43)公開日 昭和62年(1987)10月16日

(51) Int. C I. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 5 B 19/18

Z

G 0 5 B 19/18

Z

審査請求 有 (全5頁)

(21)出願番号

特願昭61-79557

(22)出願日

昭和61年(1986)4月7日

(71)出願人 999999999

フアナツク株式会社

山梨県南都留郡忍野村忍草字古馬場3580番

(72) 発明者 池田 良昭

東京都日野市旭が丘3丁目5番地1 フアナ

ツク株式会社商品開発研究所内

(72) 発明者 桑沢 満

東京都日野市旭が丘3丁目5番地1 フアナ

ツク株式会社商品開発研究所内

(74)代理人 齋藤 千幹

(54) 【発明の名称】 N C 装置の処理方法

(57) 【要約】本公報は電子出願前の出願データであるた め要約のデータは記録されません。

【特許請求の範囲】

所定時間毎に、数値制御プログラムに基づく数値制御処理とシーケンスプログラムに基づくシーケンス制御処理とを時分割的に実行するNC装置の処理方法において、タイマ割込みにより次に実行すべきシーケンスプログラムの位置を所定の記憶域に記憶させると共に、前記数値制御プログラムに基づく数値制御処理の終了後に前記シーケンスプログラムの位置を参照し、該位置からシーケンスプログラム処理をタイマ割込が生じる迄実行する 1 ことを特徴とするNC装置の処理方法。

1

10

⑩日本国特許庁(JP)

①特許出額公開

母 公 開 特 許 公 報 (A) 昭62-236006

@Int_Cl_4

識別記号

庁内**整理番号**

母公開 昭和62年(1987)10月16日

G 05 B 19/18

Z-8225-5H

審査請求 未請求 発明の数 1 (全5頁)

②特 顧 昭61-79557

❷出 願 昭61(1986)4月7日

発明者 池田 良昭 日野市旭が

日野市旭が丘3丁目5番地1 フアナック株式会社商品開

発研究所内

3条明者 桑沢 満

日野市旭が丘3丁目5番地1 ファナック株式会社商品開

発研究所内

⑪出 願 人 ファナック株式会社

四代 理 人 弁理士 斉藤 千幹

山梨県南都留郡忍野村忍草字古馬場3580番地

明 相 古

1.発別の名称

NC装置の処理方法

2. 特許額求の範囲

所定時間毎に、数値制制プログラムに基づく取 値制制処理とレーケンスプログラムに基づくレーケンス制制処理とを時分割的に実行するNC模型の処理方法において、

タイマ制込みにより次に実行すべきレーケンス プログラムの位置を所定の記憶域に記憶させると 井に、

前記数値制御プログラムに基づく数値制御処理の終了後に前記シーケンスプログラムの位置を参照1.

該位置からレーケンスプログラム処理をタイマ 削込が生じる路実行する

ことを特徴とする N C 装置の処理方法。

3. 発明の評価な説明

<庭集上の利用分野>

本苑明はNC装置の処理方法に係り、特に1台

のプロセッサが所定時間毎に数値制御プログラムに に基づく数値制御処理とシーケンスプログラムに 基づくシーケンス制御処理とを時分割的に実行す るNC装置の処理方法に関する。

<従来技術>

数位制御システムにおいて、NC装置のプロセールは

(i) 数値制御プログラムの制御下において N C データ (パートプログラムデータ) に苦づいた数値 制御処理を実行して機械可動部 (工具またはテーブル) を移動させると共に、

(2) レーケンスプログラムの傾倒下において N C データに含まれる M ー , S ー , T 一機能命令や工作機械からの接点信号等に応じたレーケンス処理を実行し、該処理結果に益づいて工作機械の各機

両、プロセッサは所定時間毎に数値側サプログラムに基づく数値側部処理とレーケンスプログラムに基づくレーケンス制御処理とを呼分割的に実行する。

特際昭62-236006 (2)

第5 図は数値例御プログラム処理とシーケンスプログラム処理を1台のプロセッサが時分割的に実行するNC装置のプロック図であり、1はNC装置、2は工作機械である。

(a) レーケンスプログラムと、

(1)シンポル(オペランド)とその論理位(* 1 *

ラムに基づくシーケンス制御処理とを時分割的に 実行しており、 レーケンス制御処理においてはレ ーケンスプログラムの各命令を先頭から頃次実行 している。

<発明が解決しようとしている環盤点>

さて、システムが大きくなる程、たとえば例の 軸数が多くなればなる程数値解毎処理に要する時 関が多く必要になる。このため、従来はシステム が最大のものを想定して数値制御処理を実行する 時間で、とシーケンス処理を実行する時間で。を定 め、所定時間で低に(T>T、+T。)数値制御処理 は(T、)とシーケンス処理(T。)を時分割処理 している。

しかし、かかる処理方法ではシステムが小さくなって数値前距処理に必要な時間が短くなっても、 上記シーケンス処理を行う時間Tgは一定であり、 プロセッサの使用効率が遅いという問題があった。

以上から、本苑明の目的はシステム構成に応じて数位制御処理時間とレーケンス処理時間を可変できるようにしたNC 数値の処理方法を提供する

か" 0 °) を記憶するRAM103における記憶 場所との対応チーブル 等が記憶されている。

レーケンスプログラムはNC装型1と工作機能2両のデーク授受を可どる強電団器の機能を命令コードとオペランドで論理的にプログラムしたもので、たとえば第6回に示すようにプログラム中におけるRD,OR,AND,WRT,AND,NOT,RD,OR,AND,WRT,AND,NOT,RD,OR,AND,WRT,AND,NOT,CDは競出し命令、ANDは論理積命令、WRT,CDは競出し命令、AND、NOTは否定値との論理積命令、OR、NOTは否定値との論理積命令、OR、NOTは否定値との論理和命令である。又、MF,M28,・・・AUT,M03,・・・・CRAはレンポルで変現されたオペランドで、その論理値(*1、1でまたは*0*)はRAM103の所定番地、所定とフトに記憶されている。

プロセッサ L 0 5 は 所定時 関係に 数値制御 プログラムに 基づく数値制 御処理 と シーケンスプログ

ことである。

<四班点を解決するための手段>

第1回は本発明にかかる処理方法を実現する N C 装置の要部プロック回である。

1 1 はプロセッサ、 1 2 は各種プログラムを記憶するメモリ、 1 2 a は数値制御プログラム、 1 2 b はシーケンスプログラム、 1 2 c は C R T やキーボード等の入出力側部プログラム、 1 2 d は耐込処理プログラム、 1 2 o はパートプログラム、 1 3 は R A M、 1 4 はスタック、 1 5 はインタラプトコントローラ、 1 6 はタイマである。

<作用>

プロセッサ11はタイマ18からのタイマ割込 IRQ。何に、数値側卸プログラム12 a に基づく 数値側御処理とシーケンスプログラム12 b に基づく づくシーケンス制御処理とも時分割的に変行する。

そして、数値制御処理実行後のシーケンス処理の実行中にタイマ16からタイマ割込み!RQ。。。が発生すれば、インタラブトコントローラ15はプロセッサ11に割込要求!RQとその割込レベ

特開昭62-236006 (3)

ル(±+1)を入力する。

これにより、プロセッサ11はプロセッサ内の 各種レジスタの内容や次に央行すべきシーケンス プログラムの位置(プログラムポインタ) SPN O. そRAM13の所定の記憶域13aへ返避す ると共に、IRQ とIRQ eoiのインタラプトフ ラグを解除し、ついで! R Q にリターンすべく スタックポインタを費を換えて I R Q_{nos} よりリタ ーンする。との後プロセッサ11は I R Q₀₋₁ 全線 行し、所定時間後にタイマ制込IRQ。が発生すれ ば、インタラプトコントローラ 1 5 はプロセッサ 11に割込要求!RQとその割込レベル (a) を 入力する。これにより、プロセッサ11は数値創 節プログラム13 aに基づく数値制御処理を実行 し、数値制御処理の終了後にRAM13の所定で ドレスに記憶されている前記プログラムボインタ SPNO、全お照し、鉄プログラムポインタが指 示する位置からシーケンスプログラム12 b によ るシーケンス処理を譲行する。

そして、タイマ割込1RQ。。。が生じる迄シーケ

絶対不可欠な数値朝御処理及びシーケンス処理を レベルnとし、

レベルn の処理を中断させてレベル (n+1) の処理を実行させるための処理をレベル (n+1) とし、

レベル a の処理を変行させるためのタイマ割込を i R Q。、レベル (a + 1) の処理を変行させる 割込を i R Q。...とする。尚、優先度は j R Q。... > l R Q。である。

タイマ割込IRQ。は第2図に示すように展期で 毎に(では一定)発生し、タイマ割込IRQ。。,は タイマ割込IRQ。発生後で。(一定)経過後に発 生する。

そして、タイマ割込IRQ。の発生によりタイマ割込IRQ。。、発生迄プロセッサ11はレベルュの処理を実行し、タイマ割込IRQ。。、の発生によりレベル(n+1)の処理及びレベル(n-1)の処理を実行する。

尚、プロセッサ11はレベル n の処理において は、まず数値関節処理プログラム12 m の創御下 ンス処理を実行し、駄タイマ割込IRQ。。この発生により前述の処理を繰り返す。

く支施例>

第1 図は本語明にかかる処理方法を実現する N C 装度の要部プロック図、第2 図はタイマ創造の タイムチャート、第3 図及び第4 図は本発明の処 理説明図である。

第1 図において、111はプロセッサ、12 は各種プログラムを記憶するメモリであり、12 a は数値制御プログラム、12 b はレーケンスプログラム、12 c は C R T やキーボード等の入出力制御プログラム、12 d は割込処理プログラム、12 は R A M、14 はスタック、15 はインタラブトコントローラ、18 はタイマである。商、軸側御部、C R T & M D I 装置等のN C 制御に必要なユニットが一部省略されている。

C R T やキーボード等の入出力制御その値処理が遅れてもよいものをレベル (n - 1) とし、

NCダータの読み取りや雑制御などNC側館に

で数値制御処理を行い(T、)、ついでシーケンスプログラム 1 2 b の制御下でレーケンス処理を行う(T。)。ここで、数値制御処理時間 T、はシステム構成が大きくなれば数値削御処理時間 T、は長くなり(レーケンス処理時間 T。は短くなる)、システム構成が小さくなれば T、は短くなる(シーケンス処理時間 T。は ほくなる)。

(a) さて、入出力額都プログラム 1 2 c に 苦づいてレベル (n-1) の処理を実行している数に、タイマ 1 6 からタイマ割込 I R Q が発生すれば、インクラブトコントローラ 1 5 はプロセッサ 1 1 に割込要求 I R Q とその割込レベル (n) を入力する。

(b) これにより、プロセッサ11は関込処理プログラム12 d の 側御下で所定の割込処理を行う。 すなわち、各種レジスタの内容や次に実行すべき 入川力側御プログラム12 c の位置を示すプログ ラムポインク等を収次スタック14に格納する (第3 図 (人) 参照)。

特開昭62-236006(4)

同ついで、プロセッサ 1 1 は数値刻御プログラム 1 2 a に基づく数値刻御処理を実行する (T 、)。 同数値刻即プログラム 1 2 a の末尾にはR A M 1 3 の所定のアドレスの内容を参照するコマンドが入っている。 尚、 故アドレスには、 後述するように次に実行すべきシーケンスプログラム 1 2 b の位置(プログラムポインタ) S P N O 、が記憶されている。従って、プロセッサ 1 1 は数値制御 処理の終了後に拡プログラムポインク S P N O 。 を読み取る。

(e)ついで、ブロセッサ 1 1 は 該 プログラムポインタ S P N O . が 指示する 位置か 6 シーケンスプログラム 1 2 b による シーケンス 処理を 再聞する (T.)。

(f) そして、タイマ制込 I R Q... が生じる迄シーケンス処理を実行する。

 (回レーケンス処理の実行中に、タイマ16からタイマ割込み「RQ_{n・1}が発生すれば、インタラブトコントローラ15はプロセッサ11に割込要求 IRQとその割込レベル (n+1)を入力する。

RAMにスタック領域を設けると共に、第32/書きするアドレスを指示するスタックポインタを用意してスタックに替えることができる。

<発明の効果>

以上本発明によれば、 数値制御処理プログラムの水尾に次に実行すべき シーケンスプログラムの位置を参照するコマンドを入れておき、 該コマンドにより数値調節処理からシーケンス処理に移行するように構成したから、 該コマンド実行迄の時間 (数値制御処理時間で。) がシステム構成に応じて変化し、それに応じてシーケンス処理時間を変化するようになったからプロセッサの使用効率を向上できる。

4. 図面の簡単な説明

第1図は本発明にかかる処理方法を実現するNC 装置の要都ブロック図、

44.20日はタイマ剤込のタイムチャート、

第3回及び第4回は本苑明の処理説明図、

郎5回及び郎6回はシーケンス処理説明図である。

11.

(向 c れ に よ り 、 プロ セッ サ 1 1 は レーケンス 処 理 を 中 断 す る と 共 に 、 プロ セッ サ 内 の 各 健 レ ジ ス タ の 内 容 や 次 に 実 行 す べ き レ ー ケ ン ス プロ グ ラ ム の 位 置 (プロ グ ラ ム ポ ィ ン タ) S P N O 。 等 を ス タ ッ ク 1 4 に 記 饱 す る (策 3 図 (B) の n 参 照)。

(i) しかる後、プロセッサ11は該スタック14 からレベル n に応じた退避データをR A M I 3 の 所定の配位域13 a に記憶する(第3回(C))。

(j)ついで、プロセッサ11はIRQ。 , IRQ not 20 ラブトフラグを解除し、スタック14から (n-1) レベルに応じたダータを各種レジスタに回復し、IRQ not 20 ラーンして入出力制御プログラム12cに基づきCRT表示やキーイン処理等を実行する。

そして、タイマ割込 IRQ が発生すれば以後ステップ(a)以降の処理を繰り返す。以上により、第4回に示すように符号矢印順に関次、入出力制御プログラム処理→数値制御プログラム処理→レーケンスプログラム処理が実行される。

尚、以上ではスタックを用いた場合であるが、

12m・・数値刻御プログラム、

1 2 b · · · · - ケンスプログラム、

12c・・入出力切御プログラム、

12d・・割込処理プログラム、

1 3 · · R A M 、

14

15・・インタラブトコントローラ、

16

特許山順人 ファナック株式会社

代理人 弁理士 齊藤千幹

特開昭62-236006 (5)

